(→같이 보기) |
(→주석) |
||
| (사용자 2명의 중간 판 2개는 보이지 않습니다) | |||
| 1번째 줄: | 1번째 줄: | ||
==개요== | ==개요== | ||
;reduced instruction set computing; RISC | ;reduced instruction set computing; RISC | ||
;축소 명령어셋 컴퓨팅 | ;축소 명령어셋 컴퓨팅, 리스크 /ɹɪsk/ | ||
*CPU 명령어의 개수를 줄여 하드웨어 구조를 좀 더 간단하게 만드는 방식 | *CPU 명령어의 개수를 줄여 하드웨어 구조를 좀 더 간단하게 만드는 방식 | ||
*고정 길이의 명령어 사용 → 해석 빠름 | *고정 길이의 명령어 사용 → 해석 빠름 | ||
| 15번째 줄: | 15번째 줄: | ||
*[[SPARC]] | *[[SPARC]] | ||
==참고== | |||
==참고 | |||
*https://en.wikipedia.org/wiki/Reduced_instruction_set_computing | *https://en.wikipedia.org/wiki/Reduced_instruction_set_computing | ||
*http://terms.naver.com/entry.nhn?docId=1180275&cid=40942&categoryId=32835 | *http://terms.naver.com/entry.nhn?docId=1180275&cid=40942&categoryId=32835 | ||
[[분류: CPU]] | [[분류: CPU]] | ||
2018년 8월 21일 (화) 16:08 기준 최신판
1 개요[ | ]
- reduced instruction set computing; RISC
- 축소 명령어셋 컴퓨팅, 리스크 /ɹɪsk/
- CPU 명령어의 개수를 줄여 하드웨어 구조를 좀 더 간단하게 만드는 방식
- 고정 길이의 명령어 사용 → 해석 빠름
- 모든 연산을 하나의 클럭으로 실행 → 파이프라인 대기 없음
- 레지스터 사이의 연산만 실행, 메모리 접근은 명령어 몇 개[1]로 제한 → 회로 단순, 메모리 접근 감소
- 마이크로코드 논리를 사용 안함 → 높은 클럭 유지
- 많은 수의 레지스터 사용 → 메모리 접근 감소
- 지연 실행 기법 사용 → 파이프라인 위험 회피
2 같이 보기[ | ]
3 참고[ | ]
- https://en.wikipedia.org/wiki/Reduced_instruction_set_computing
- http://terms.naver.com/entry.nhn?docId=1180275&cid=40942&categoryId=32835
- ↑ 세이브(save), 로드(load) 등
로그인하시면 댓글을 쓸 수 있습니다.
{{ comment.name }}
{{ comment.created | snstime }}
-
{{comment.page_title}} ―{{comment.name}}